近日，我校工学部电子科学与工程学院（微电子学院）霍能杰研究员团队在面向CMOS反相器和数字逻辑电路的短沟道垂直晶体管领域取得突破性进展，相关成果以"Self-aligned vertical short-channel 2D transistors for CMOS inverter and digital logic circuit"为题，发表在国际顶刊《Materials Science and Engineering: R: Reports》（中科院1区top期刊，影响因子31.6）上。电子科学与工程学院（微电子学院）2022级硕士研究生王毅恒为本论文的第一作者，霍能杰研究员为通讯作者，我校为第一完成单位。该研究通过创新器件架构设计，提出了一种低成本自对准蚀刻技术，成功制备出高性能垂直短沟道晶体管（VFET）及其阵列（2×8），并演示了其在CMOS反相器和逻辑电路中的应用，突破了传统光刻工艺限制，为后摩尔时代集成电路发展提供新范式。

技术革新：自对准蚀刻技术突破纳米加工瓶颈

目前大多数研究采用电子束光刻（EBL）技术进行精确的纳米尺度图案化，但这种技术设备昂贵，成本较高，仅限于小规模或单器件制造，使工艺可扩展性变得困难。考虑到进一步的实际应用，对于大规模、高密度2D垂直短沟道晶体管，仍然缺乏一种控制良好、CMOS兼容的制造工艺。研究团队提出了一种通过依次刻蚀金属和二氧化硅衬底，再沉积金属的方式，制备了金属-二氧化硅-金属的垂直台面，通过这种可控二氧化硅台面的蚀刻方式，成功制备了沟道长度（L）大约在150 nm的垂直短沟道晶体管（L有潜力低于30 nm）。所开发的自对准MoS2垂直短沟道晶体管展现出显著的开态电流（>70 µA/µm）和开关比（>108），同时亚阈值摆幅（SS）和滞后窗口也显著减小。此外，进一步基于自对准垂直短沟道晶体管成功制备了反相器、与非门（NAND）、或非门（NOR）等逻辑门，展现了其在先进电子电路中的小型化应用潜力。

应用前景：集成阵列和逻辑应用

本工作所提出的自对准垂直短沟道二维晶体管兼具高开关比、低亚阈值摆幅与出色的器件一致性，展示了其在大规模集成电路中的良好适配性。基于MoS2和WSe2的N/P型VFETs不仅实现了高驱动电流与优异的短沟道控制能力，还成功构建了高增益CMOS反相器与低功耗数字逻辑门（NAND与NOR），验证了其在基本数字逻辑电路中的可行性和稳定性。此外，进一步在同一片材料上设计并制造了2×4与2×8阵列器件，证明了该器件结构具备良好的工艺兼容性和集成可扩展性。考虑到二维材料在大面积生长与异质集成方面的潜力，该工作为实现新一代低成本、低功耗、高密度逻辑芯片等前沿集成系统领域提供了重要的技术支撑与发展路径。

此项研究工作获得国家自然科学基金、广东省自然科学基金、广东省芯片与集成技术重点实验室等项目的持续支持。目前，相关技术已申请发明专利1项。

论文链接：https://doi.org/10.1016/j.mser.2025.101020